131 ezer Verilog kóddal bővül a nyílt forráskódú hardvertervezés

Az OpenRTLSet a legnagyobb, teljesen nyílt forráskódú adathalmazt vezette be a hardvertervezéshez, több mint 131 000 Verilog kódmintát kínálva a kutatói és iparági közösségnek. Ez az adathalmaz egyedülálló módon kombinálja a GitHub repozitóriumokból származó Verilog kódot (102 ezer modul), VHDL fordításokat (5 ezer modul) és szintetizálható C/C++ fordításokat (24 ezer modul), mindezt szabadon hozzáférhetően, licenckötöttségek nélkül — írja az arXiv.

A DeepSeek-R1 modell segítségével minden kódmintához párosított természetes nyelvű leírásokat generáltak. Ez lehetővé teszi különféle nyelvi modellcsaládok, például a Qwen és a Granite finomhangolását a Verilog kódgenerálás specifikus feladatára.

Kapcsolódó: Szorzásmentes LLM

A modell képességei

Az adathalmaz vizsgálja a Verilator által generált C++ fájlok használatát is, mint további kontextust a címkézés során, valamint az INT4 és BF16 kvantálási technikák hatásait és a 7-32 milliárd paraméteres modellek teljesítménykülönbségeit.

Kapcsolódó: LLM-desztilláció

A kutatók 131 000 Verilog kódmintát gyűjtöttek össze, beleértve 102 000 modult GitHubról, 5 000 VHDL fordítást és 24 000 C/C++ fordítást.

Kapcsolódó: Ingyenes finomhangolás

Teljesítmény és felhasználás

A projekt több modellt is kipróbált, köztük a Qwen és a Granite családokat, különböző paraméterméretekben (7B-32B). Vizsgálták a kvantálási technikák (INT4 vs. BF16) hatását a teljesítményre, valamint a Verilator által generált C++ fájlok kontextuális szerepét a címkézés során. A DeepSeek-R1 modell a GitHubon elérhető adatok felhasználásával 2026-ban hozott létre 131 000 Verilog kódmintát.

Kapcsolódó: Gépi tanulási kernelek